La elección del procesador de la Super Nintendo es peculiar. A diferencia de su competencia, que incluía un 68000 de pleno derecho, el chip de la SNES no supone una ruptura radical con su predecesora. Como ya sabemos, la NES empleó una CPU 6502 modificada, un componente muy apreciado en los ordenadores de finales de los 70 y principios de los 80. Para adaptarse a la nueva década (los 90), Nintendo optó por una solución más conservadora (y más económica): el WDC 65C816, una extensión de 16 bits del 6502.
Modernizando el 6502
El 65C816 tiene su origen en Western Design Center (WDC), y en particular en Bill Mensch, exmiembro del equipo del 6502 (en MOS) y del equipo del 6800 (en Motorola). En 1978, un año después de dejar MOS, Mensch fundó Western Design Center, una empresa de semiconductores que produce clones del MOS 6502 con atractivas mejoras (diseño CMOS, opcodes adicionales, correcciones de circuitería, nuevos modos de direccionamiento, etc.).
El chip WDC 65C816 en el Apple IIGS.
Un día, Apple se acercó a WDC para diseñar una variante del 6502, retrocompatible, que pudiera procesar mayores cantidades de datos. El fruto de ese encargo fue el WDC 65C816, lanzado en 1983. Curiosamente, Apple atravesó numerosos contratiempos en el desarrollo de un ordenador que usara el nuevo procesador, hasta que tres años después lanzó el Apple IIGS.
Al final, el Apple IIGS y la Super Nintendo se convirtieron en los únicos grandes adoptantes del 65C816.
Mientras tanto, Nintendo mantenía una buena relación con Ricoh y su serie de chips hechos a medida para la NES. No he encontrado el documento exacto que explica cómo se conectaron Ricoh y WDC, pero lo que puedo confirmar es que en algún momento WDC acordó licenciar sus diseños del 65C816 a Ricoh . En consecuencia, Ricoh lo adaptó a los nuevos requisitos de la Super Nintendo, convirtiéndolo en el Ricoh 5A22, suministrado en exclusiva a Nintendo.
La nueva CPU
Como ya hemos visto, el procesador principal de esta consola es el Ricoh 5A22, un superconjunto del 65C816.
El chip Ricoh 5A22, que Nintendo denominó 'S-CPU'.
A diferencia del Apple IIGS, que disfrutaba de compatibilidad con el software del Apple II, la Super Nintendo no es compatible con los juegos de NES. Hay que reconocer que, dada la elección del procesador, es posible que la SNES se planease originalmente con esa compatibilidad en mente, quién sabe.
La CPU emplea una velocidad de reloj variable que alcanza hasta 3,58 MHz en operaciones de registro y desciende a 1,79 MHz al acceder a los buses más lentos (por ejemplo, el puerto serie/controlador).
Para entender bien las capacidades del 5A22, conviene repasar primero lo que el 65C816 ofrece de serie:
- La ISA 65816: el debut del conjunto de instrucciones de 16 bits del 65C816. Se basa en la ISA del 6502, pero no implementa las instrucciones no documentadas a las que recurrían algunos juegos de NES .
- El tamaño de las instrucciones puede variar entre 1 byte (8 bits) y 4 bytes (32 bits), dependiendo de cómo se referencian las direcciones de memoria (el 'modo de direccionamiento' utilizado) .
- El modo BCD defectuoso está operativo de nuevo (supongo que como consecuencia de un licenciamiento apropiado).
- 10 modos de operación distintos: gracias a la combinación de retrocompatibilidad con el 6502, el retorno del modo BCD (ausente en la NES) y la posibilidad de alternar entre grupos de registros de 16 y 8 bits , los desarrolladores pueden usar esta CPU en distintas combinaciones de todos ellos.
- A diferencia de los procesadores MIPS de generaciones posteriores, no existe un conjunto de instrucciones mixto con opcodes dedicados para palabras de 8 y 16 bits. En su lugar, el mismo conjunto de instrucciones se interpreta de forma distinta según el modo activo.
- Por razones de compatibilidad, la CPU arranca siempre en modo 'emulación' (6502 puro), y es el programa quien debe cambiar a un modo 'nativo' concreto para habilitar la funcionalidad de 16 bits. Resulta curioso que el x86 de Intel siga aplicando el mismo modus operandi en sus CPUs modernas.
- Tres registros de propósito general de 16 bits, que coinciden con los del 6502 (
X,YyA). Sin embargo, gracias a los distintos modos de operación, estos registros pueden ahora alternar entre 16 y 8 bits. - Bus interno de datos de 16 bits y un bus externo de datos de 8 bits: esto implica penalizaciones de rendimiento al mover valores mayores de 8 bits a través de la memoria (la CPU requiere ciclos adicionales), algo frecuente dado que la mayoría de las instrucciones son de 16 bits. El impacto global se ve mitigado, no obstante, por las unidades DMA de Ricoh (explicadas más adelante) y por la velocidad de reloj variable.
- Espacio de direcciones de 24 bits: permite a la CPU acceder a hasta 16 MB de memoria. Es similar al Motorola 68000, salvo que el 65C816 obtiene sus direcciones de 24 bits combinando registros adicionales de 8 bits (
DBRyPBR) con las líneas de direccionamiento de 16 bits originales del 6502 . En definitiva, esta metodología es análoga a alojar un mapeador interno.
Dicho todo esto, he de confesar que el 65C816 se antoja excesivamente engorroso para el rendimiento que ofrece. Comparado con propuestas como el Motorola 68000, no es difícil entender por qué el Apple IIGS fue el único ordenador personal en adoptar el 65C816. A lo largo de este artículo, sin embargo, verás cómo Nintendo y Ricoh supieron convertir las limitaciones de esta CPU en oportunidades para renovar su catálogo de juegos.
Las adiciones de Ricoh
En 1983, el 65C816 nació como sucesor generalista de su ancestro de 1975, con todas las exigencias y restricciones que eso conllevaba. Sin embargo, Nintendo planeaba que su consola durase toda la década de los 90, lo que obligó a Ricoh a dar un paso adelante.
Lo primero que había que solucionar eran las limitaciones aritméticas del chip: el 65C816 carece de instrucciones dedicadas para la multiplicación o la división. Por ello, Ricoh incorporó sendas unidades de multiplicación y división, que permiten a la CPU realizar estas operaciones por hardware en lugar de por software. En vez de instrucciones convencionales, se accionan mediante registros.
El multiplicador recibe números de 8 bits y devuelve resultados de 16 bits . El divisor, por su parte, acepta un dividendo de 16 bits y un divisor de 8 bits, y retorna un cociente de 16 bits junto con un resto también de 16 bits . Ambas unidades solo admiten números positivos (sin signo).
Cabe preguntarse qué relevancia tienen estas adiciones. Su importancia se hará evidente cuando exploremos las novedades de los chips gráficos de la Super Nintendo (en la sección 'Gráficos').
Acceso rápido a la memoria
El segundo reto era aumentar el ancho de banda de datos. Para ello, se añadieron dos DMAs (Acceso Directo a Memoria, del inglés 'Direct Memory Access') exclusivos que permiten mover datos sin la intervención de la CPU, obteniendo así mayores velocidades de transferencia. Para que este diseño funcione, las regiones de memoria se referencian mediante dos buses de direcciones distintos :
- Un 'Bus A' de 24 bits controlado por la CPU: conecta el cartucho, la CPU y la WRAM.
- Un 'Bus B' de 8 bits controlado por la S-PPU: conecta el cartucho, la CPU, la WRAM, la S-PPU y la CPU de Audio.
Al configurar una transferencia DMA, el bus de origen debe ser distinto del bus de destino.
Además, los dos DMAs no son idénticos y cumplen funciones muy distintas :
- El DMA de propósito general realiza transferencias en cualquier momento; la CPU queda en pausa hasta que la transferencia concluye.
- El DMA Horizontal (HDMA) realiza una pequeña transferencia tras cada escaneo horizontal (mientras el haz del CRT se prepara para dibujar la siguiente fila). Esto evita interrupciones prolongadas de la CPU, aunque las transferencias se limitan a 4 bytes por línea de escaneo.
Por último, el sistema ofrece ocho canales para transferencias DMA, lo que permite despachar hasta ocho transferencias independientes a la vez.
El fallo de segmentación de 16 bits
El primitivo comportamiento de Open Bus también está presente en esta consola. Además, se especula con la existencia de un registro interno llamado Memory Data Register (MDR), que supuestamente almacena estos valores .
En contraste, el 68000 emplea una tabla de vectores para gestionar excepciones, lo que garantiza que la ejecución se redirige ante cualquier fallo.
(Mucha) más memoria
Es fascinante comprobar la cantidad de contenido que la NES lograba mostrar con solo 2 KB de RAM. Pues bien, la Super Nintendo cuenta ahora con 128 KB de RAM (que sigue denominándose 'Work RAM' o WRAM) — un incremento del 6400% en memoria de propósito general respecto a su predecesora.
No obstante, mientras que la NES se beneficiaba de la rápida RAM estática (SRAM), Nintendo optó por usar RAM dinámica (DRAM) para la WRAM de la Super Nintendo. Dinámica, en este contexto, significa que la memoria debe refrescarse periódicamente. El 5A22 se encarga de ello automáticamente, pero durante cada operación de refresco la CPU queda en pausa, lo que supone una ralentización global de aproximadamente un 3% .
Dicho esto, ¿qué pueden hacer los desarrolladores con toda esa memoria? Lo que deseen, en realidad. La WRAM almacena datos variables del juego: cuanto mayor sea el espacio disponible, mayor será la cantidad de información que se puede gestionar (reduciendo así la dependencia del hardware del cartucho).
No obstante, como demostrarán las siguientes secciones, la Super Nintendo es una máquina bastante compleja (pese a su CPU 'simplista'). Suelo referirme a esta consola como una 'colección de mini-ordenadores/subsistemas', y cada subsistema puede necesitar datos de la CPU. Por lo tanto, los programadores reservan porciones de la WRAM para gestionar esa información, lo que justifica la necesidad de los 128 KB.